Mat dem Advent vum Informatiounszäitalter gëtt d'Benotzung vu PCB Boards ëmmer méi extensiv, an d'Entwécklung vu PCB Boards gëtt ëmmer méi komplex.Wéi elektronesch Komponente méi a méi dicht op der PCB arrangéiert sinn, ass elektresch Interferenz en inévitabele Problem ginn.Am Design an Uwendung vu Multi-Layer Boards muss d'Signalschicht an d'Muechtschicht getrennt ginn, sou datt den Design an d'Arrangement vum Stack besonnesch wichteg ass.E gudden Designschema kann den Afloss vun EMI a Crosstalk an Multilayer Boards staark reduzéieren.
Am Verglach mat gewéinleche Single-Layer Brieder, gëtt den Design vu Multi-Layer Brieder Signalschichten, Kabelschichten a arrangéiert onofhängeg Kraaftschichten a Buedemschichten.D'Virdeeler vu Multi-Layer Boards ginn haaptsächlech reflektéiert an enger stabiler Spannung fir digital Signalkonversioun ze liwweren, a gläichzäiteg Kraaft fir all Komponent bäizefügen, effektiv d'Interferenz tëscht Signaler ze reduzéieren.
D'Energieversuergung gëtt an engem grousse Beräich vu Kupfer leeën an der Buedemschicht benotzt, wat d'Resistenz vun der Stroumschicht an der Buedemschicht staark reduzéiere kann, sou datt d'Spannung op der Stroumschicht stabil ass, an d'Charakteristike vun all Signallinn ka garantéiert ginn, wat ganz gutt ass fir d'Impedanz a Crosstalk Reduktioun.Am Design vun High-End Circuitboards gouf kloer festgeluecht datt méi wéi 60% vun de Stackschemae benotzt solle ginn.Multi-Layer Brieder, elektresch Charakteristiken, an Ënnerdréckung vun elektromagnetescher Stralung all hunn onvergläichleche Virdeeler iwwer niddereg-Layer Conseils.Wat d'Käschte ugeet, allgemeng gesinn, wat méi Schichten et sinn, wat de Präis méi deier ass, well d'Käschte vum PCB Board ass mat der Unzuel vun de Schichten, an der Dicht pro Eenheetsfläch verbonnen.No der Reduktioun vun der Unzuel vun de Schichten gëtt d'Verdrahtungsraum reduzéiert, an doduerch d'Verdrahtungsdicht erhéicht., a souguer d'Design Ufuerderunge treffen duerch d'Reduktioun vun der Linn Breet an Distanz.Dës kënnen d'Käschte passend erhéijen.Et ass méiglech de Stacking ze reduzéieren an d'Käschte ze reduzéieren, awer et mécht d'elektresch Leeschtung méi schlecht.Dës Zort vun Design ass normalerweis kontraproduktiv.
Sicht op der PCB microstrip wiring op de Modell, der Buedem Layer kann och als Deel vun der Transmissioun Linn considéréiert ginn.D'Buedem Kupferschicht kann als Signallinn Schleifwee benotzt ginn.D'Kraaftfläch ass mam Buedemplang duerch en Ofkupplungskondensator verbonnen, am Fall vun AC.Béid sinn gläichwäerteg.Den Ënnerscheed tëscht niddereg Frequenz an Héichfrequenz Stroumschleifen ass dat.Bei nidderegen Frequenzen folgt de Retourstroum de Wee vun der mannsten Resistenz.Bei héijer Frequenzen ass de Retourstroum laanscht de Wee vun der mannst Induktioun.Déi aktuell zréck, konzentréiert a verdeelt direkt ënnert de Signal Spure.
Am Fall vun héijer Frequenz, wann en Drot direkt op d'Buedemschicht geluecht gëtt, och wann et méi Schleifen gëtt, fléisst de Stroum zréck an d'Signalquell vun der Kabelschicht ënner dem urspréngleche Wee.Well dëse Wee huet déi mannste Impedanz.Dës Aart vu Gebrauch vu grousser kapazitiver Kupplung fir d'elektrescht Feld z'ënnerdrécken, an d'Mindestkapazitiv Kupplung fir d'Magnéitplanz z'ënnerdrécken fir niddereg Reaktanz z'erhalen, nenne mir et Selbstschutz.
Et kann aus der Formel gesi ginn datt wann de Stroum zréck fléisst, d'Distanz vun der Signallinn ëmgedréint proportional zu der aktueller Dicht ass.Dëst miniméiert d'Schleiffläch an d'Induktioun.Zur selwechter Zäit kann et ofgeschloss ginn datt wann d'Distanz tëscht der Signallinn an der Loop no ass, sinn d'Stréimunge vun deenen zwee ähnlech a Gréisst a Géigendeel a Richtung.An d'Magnéitfeld generéiert vum externe Raum kann kompenséiert ginn, sou datt den externen EMI och ganz kleng ass.Am Stackdesign ass et am beschten fir all Signalspur mat enger ganz noer Buedemschicht entsprécht.
Am Problem vum Crosstalk op der Buedemschicht ass de Crosstalk verursaacht duerch Héichfrequenzkreesser haaptsächlech wéinst induktiver Kupplung.Vun der uewe genannter aktueller Schleifformel kann ofgeschloss ginn datt d'Schleifstréim generéiert vun den zwou Signallinnen no zesummen iwwerlappt.Also et gëtt magnetesch Interferenz.
K an der Formel ass mat der Signalerhéijungszäit an der Längt vun der Interferenzsignallinn verbonnen.Am Stack-Astellung verkierzt d'Distanz tëscht der Signalschicht an der Buedemschicht effektiv d'Interferenz vun der Buedemschicht.Wann Dir Kupfer op d'Energieversuergungsschicht an d'Buedemschicht op der PCB-Verdrahtung leet, gëtt eng Trennwand am Kupferleeëberäich erscheint, wann Dir net oppassen.D'Optriede vun dëser Aart vu Problem ass héchstwahrscheinlech wéinst der héijer Dicht vu Via Lächer, oder dem onverständlechen Design vum Via Isolatiounsberäich.Dëst verlangsamt d'Erhéijungszäit a vergréissert d'Loopfläch.Induktioun erhéicht a kreéiert Crosstalk an EMI.
Mir sollten eist Bescht probéieren, d'Buttekkoppen zu zwee opzestellen.Dëst ass am Hibléck op d'Gläichgewiicht Struktur Ufuerderunge am Prozess, well déi onbalancéiert Struktur d'Deformatioun vun der PCB Verwaltungsrot verursaache kann.Fir all Signalschicht ass et am beschten eng gewéinlech Stad als Intervall ze hunn.D'Distanz tëscht der High-End Energieversuergung an der Kupferstad ass förderlech fir Stabilitéit an Reduktioun vun EMI.An Héich-Vitesse Verwaltungsrot Design kann iwwerflësseg Buedem Fligeren dobäi ginn Signal Fligeren ze isoléieren.
Post Zäit: Mar-23-2023